Semiconductor memory device having precharge circuit	
Patent Number:	US5625598
Publication date:	1997-04-29
Inventor(s):	OBA KAORI (JP)
Applicant(s):	NIPPON ELECTRIC CO (JP)
Requested Patent:	□ <u>JP8180682</u>
Application Number:	US19950575474 19951220
Priority Number(s):	JP19940318807 19941221
IPC Classification:	G11C7/00
EC Classification:	<u>G11C7/12</u> , <u>G11C11/413</u>
Equivalents:	DE19547782, JP3068426B2, KR172028
Abstract	
A semiconductor device has a precharge control circuit for generating a precharge control signal, the precharge control signal being at an active level when all word lines do not indicate a high level and being at an inactive level when an access control signal (read control signal or write control signal) is input to the precharge control circuit for controlling a precharge circuit for precharging bit lines to a predetermined voltage.	
Data supplied from the <b>esp@cenet</b> database - I2	

### (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平8-180682

(43)公開日 平成8年(1996)7月12日

(51) Int.Cl.6

識別記号 庁内整理番号

FΙ

技術表示箇所

G11C 11/41

G11C 11/34

M

審査請求 有 請求項の数3 OL (全 7 頁)

(21)出願番号

特願平6-318807

(22)出願日

平成6年(1994)12月21日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 大場 香

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 京本 直樹 (外2名)

## (54) 【発明の名称】 半導体記憶装置

### (57)【要約】

【目的】メモリセルの記憶内容が破壊されることなくより一層高速化をはかる。

【構成】プリチャージ信号PC\*の非活性レベルに応答してゲートを開きワード線選択信号WS1~WSnを対応するラッチ回路L1のセット端子Sに伝達してそのワード線選択信号の選択レベルに応答してセットされ対応するワード線(WL1~WLn)を選択レベルとし、ワードオフ信号WOFFの活性化レベルに応答してラッチ回路L1をリセットし全ワード線WL1~WLnを非選択レベルとするワード線WL1~WLnを非選択レベルとするワード線WL1~WLn非選択レベルを検出してラッチ回路L2をリセットしプリチャージ信号PC\*を指性化レベルとし、書込み信号WE, 読出し信号REの活性化レベルを検出してラッチ回路L2をセットしてプリチャージ信号PC\*を非活性化レベルとするプリチャージ信号発生回路2を設ける。



#### 【特許請求の範囲】

【請求項1】 行方向,列方向にマトリクス状に配置さ れた複数のメモリセルと、選択レベルのときこれら複数 のメモリセルを行単位で選択状態とする複数のワード線 と、前記複数のメモリセルの各列それぞれと対応して設 けられ対応する列の選択状態のメモリセルの書込み用の データ及び読出しデータを伝達する互いに対をなす複数 の第1及び第2のピット線と、プリチャージ信号の活性 化レベルに応答して前記複数の第1及び第2のピット線 を所定の電位にプリチャージするプリチャージ回路と、 前記複数のワード線それぞれと対応して設けられ、所定 のタイミングで所定の時間活性化レベルとなるワードオ フ信号の活性化レベルに応答して対応するワード線を非 選択レベルに保持し、前記プリチャージ信号の非活性化 レベルに応答して前記複数のワード線それぞれの選択レ ベル、非選択レベル駆動用の複数のワード線選択信号の うちの対応するワード線選択信号を取込んで保持し対応 するワード線をこの取込んだワード線選択信号のレベル に駆動する複数のワード線レベル制御回路と、前記複数 のワード線のうちの選択レベルのワード線が非選択レベ 20 ルに変化したのに応答して前記プリチャージ信号を活性 化レベルに保持し、前記ワードオフ信号の非活性レベル の期間のうちの所定の期間互いに独立して活性化レベル となる書込み信号及び読出し信号のうちの一方の活性化 レベルに応答して前記プリチャージ信号を非活性化レベ ルに保持するプリチャージ信号発生回路とを有すること を特徴とする半導体記憶装置。

【請求項2】 複数のワード線レベル制御回路それぞれ が、プリチャージ信号の非活性化レベルのとき対応する ワード線選択信号を出力端に伝達するAND型の第1の 論理ゲートと、この第1の論理ゲートの出力端のレベル をセット端子に受けてそのレベルを取り込み保持しワー ドオフ信号をリセット端子に受けてその活性化レベルに 対応してリセットされて非選択レベルを保持し、対応す るワード線を保持しているレベルに駆動する第1のラッ チ回路とを含んで構成され、プリチャージ信号発生回路 が、書込み信号及び読出し信号を入力端に受ける〇R型 の第2の論理ゲートと、複数のワード線それぞれのレベ ルを入力端に受けるNOR型の第3の論理ゲートと、前 記第2の論理ゲートの出力端のレベルをセット端子に受 40 けてその活性化レベルに応答してセットされ前記プリチ ャージ信号を非活性化レベルに保持し前記第3の論理ゲ ートの出力端のレベルをリセット端子に受けて全ワード 線の非選択レベル対応のレベルに応答してリセットされ 前記プリチャージ信号を活性化レベルに保持する第2の ラッチ回路とを含んで構成された請求項1記載の半導体 記憶装置。

【請求項3】 複数の第1及び第2のビット線それぞれ に外部からの書込み用のデータを伝達する複数の書込み パッファ回路を備え、これら複数の書込みパッファ回路 50 による前記複数の第1及び第2のピット線への書込み用のデータの伝達が、書込み信号が活性化レベルでかつプリチャージ信号が非活性化レベルのときのみできるようにした請求項1記載の半導体記憶装置。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体記憶装置に関し、 特にピット線対を等電位にプリチャージしてメモリセル にアクセスする高速動作の半導体記憶装置に関する。

10 [0002]

【従来の技術】ビット線対を等電位にプリチャージしてからメモリセルにアクセスする構成の半導体記憶装置は、プリチャージしない場合に発生するビット線対のデータの反転時間がないので、その分高速動作が可能となる。しかしながら、メモリ容量が増大するにつれて、ビット線対やワード線等と接続するメモリの数が増加し、高速動作が困難となる。そこで、メモリ容量が増大しても高速動作が可能となるように多くの工夫がなされている。

20 【0003】図4(A), (B) は高速動作を実現するために、ATD(Adress Transition Detector)方式を採用した半導体記憶装置の一列(第1の列)を示すプロック図及び部分回路図である(例えば特開昭59-178684号公報参照)。

【0004】この半導体記憶装置は、行方向、列方向に マトリスク状に配置(図4(A)では1列のみ表示)さ れた複数のメモリセル (MC1~MCn) と、選択レベ ルのときこれら複数のメモリセル (MC1~MCn)を 行単位で選択状態とする複数のワード線WL1~WLn と、複数のメモリセル(MC1~MCn)の各列それぞ れと対応して設けられ対応する列の選択状態のメモリセ ルの書込み用のデータ及び読出しデータを伝達する互い に対をなす複数 (図4 (A) では1対のみ表示) の第1 及び第2のピット線(BL11、BL12)と、選択状 態のメモリセルの負荷となって第1及び第2のビット線 (BL11, BL12) に記憶データと対応する読出し データを供給し、またこれらピット線(BL11, BL 12) に伝達されたデータをこのメモリセルに伝達, 記 憶させる負荷回路4と、プリチャージ信号PC\*(\*は 低レベルが活性化レベルであることを示す、以下同じ) に従って第1及び第2のピット線(BL11, BL1 2) を電源電位 V d d にプリチャージするプリチャージ 回路1と、アドレス信号AD (構成ピットA1~Am) のアドレス値の変化を検知してプリチャージ信号 PC\* を発生するプリチャージ信号発生回路2xとを有する構 成となっている。

【0005】この半導体記憶装置のプリチャージ信号発生回路2xには、アドレス信号ADの構成ピットA1~Amそれぞれに対し図4(B)に示すようなアドレス変化検知回路21が設けられ、これらのアドレス変化検知

回路 21 の出力 PC\*i ( $i=1\sim m$ ) を統合してプリチャージ信号 PC\* を発生する。

【0006】半導体記憶装置においては、メモリセルのデータを破壊しないように、通常、前ワード線が非選択レベルになってからプリチャージ開始し、プリチャージが完全に解除された後、所定のワード線を選択レベルにしている。従って、外部からプリチャージ信号を受けてプリチャージを行う半導体記憶装置においては、全ワード線が非選択レベルになってからプリチャージ開始までの時間、及びプリチャージ解除後からワード選択までの時間、及びプリチャージ解除後からワード選択までの10時間に、内部回路の動作時間を考慮して多少の余裕を見込んだプリチャージ信号となっている。

【0007】これに対し上述した半導体記憶装置(第1の例)では、図5に示すように、アドレス信号ADの構成ピットの低レベルへの変化を検知してプリチャージ信号PC\*を活性化レベルとし、プリチャージを開始する構成となっているので、全ワード線が非選択レベルになってからプリチャージ開始までの時間の余裕を少なくすることができ、その分高速化が可能となる。

【0008】しかしながら、この半導体記憶装置でも、上述の構成のために、プリチャージ信号PC\*のレベル変化のタイミングとワード線のレベル変化のタイミングとの間(図5のt1,t2)に、全てのメモリセルに対して一定の余裕をもつようにプリチャージ信号PC\*を発生させる必要があり、それ以上の高速化は困難である。

【0009】上述のATD方式の半導体記憶装置より更に高速動作が得られ、かつ回路が単純化された方式として、ワード線のレベル変化を直接検出してプリチャージ信号を発生するようにした例がある(例えば前述の特別 30 昭 59-178684 号公報参照)。

【0010】この半導体記憶装置(第2の例)は、図6に示すように、複数のワード線WL1~WLnの信号レベルを直接OR型の論理ゲートG11で受けその出力をプリチャージ信号PC\*としている。

【0011】この半導体配憶装置では、図7に示すように、プリチャージ信号PC\*のレベル変化とワード線のレベル変化との間に全く余裕がなく高速動作が可能であり、また回路構成も極めて単純化される。

[0012]

【発明が解決しようとする課題】上述した従来の半導体記憶装置は、第1の例では、アドレス信号ADの構成ビット(A1~An)のレベル変化を検知してプリチャージ信号PC\*を発生する構成となっているので、プリチャージ信号PC\*のレベル変化のタイミングとワード線のレベル変化のタイミングとの間の余裕を、外部からプリチャージ信号を受けて動作する半導体記憶装置に比べて少なくすることができ、その分高速化が可能となるものの、ワード線のレベル変化を直接検知していないため、上記の2つのタイミング間には依然として一定の余50

.

裕をもたせる必要があり、それ以上の高速化が困難であるという問題点があり、第2の例では、ワード線のレベル変化を直接検知してプリチャージ信号PC\*を発生する構成となっているので、上記の2つのタミング間に全く余裕がなく、より高速化が可能であり、また回路構成も単純化されるものの、プリチャージ解除移行時には、ワード線の選択レベルの変化を検知してプリチャージ信号PC\*を非活性化レベルとするため、ワード線の選択レベルによりメモリセルがビット線に接続されるタイミングとプリチャージ解除移行のタイミングとが重なり、メモリセルの記憶内容が破壊される危険性がある。

【0013】本発明の目的は、メモリセルの記憶内容が 破壊されることなくより一層高速化することができる半 導体記憶装置を提供することにある。

[0014]

20

【課題を解決するための手段】本発明の半導体記憶装置 は、行方向、列方向にマトリクス状に配置された複数の メモリセルと、選択レベルのときこれら複数のメモリセ ルを行単位で選択状態とする複数のワード線と、前記複 数のメモリセルの各列それぞれと対応して設けられ対応 する列の選択状態のメモリセルの書込み用のデータ及び 読出しデータを伝達する互いに対をなす複数の第1及び 第2のピット線と、プリチャージ信号の活性化レベルに 応答して前記複数の第1及び第2のビット線を所定の電 位にプリチャージするプリチャージ回路と、前記複数の ワード線それぞれと対応して設けられ、所定のタイミン グで所定の時間活性化レベルとなるワードオフ信号の活 性化レベルに応答して対応するワード線を非選択レベル に保持し、前記プリチャージ信号の非活性化レベルに応 答して前記複数のワード線それぞれの選択レベル、非選 択レベル駆動用の複数のワード線選択信号のうちの対応 するワード線選択信号を取込んで保持し対応するワード 線をこの取込んだワード線選択信号のレベルに駆動する 複数のワード線レベル制御回路と、前記複数のワード線 のうちの選択レベルのワード線が非選択レベルに変化し たのに応答して前記プリチャージ信号を活性化レベルに 保持し、前記ワードオフ信号の非活性レベルの期間のう ちの所定の期間互いに独立して活性化レベルとなる書込 み信号及び読出し信号のうちの一方の活性化レベルに応 答して前記プリチャージ信号を非活性化レベルに保持す るプリチャージ信号発生回路とを有している。

【0015】また、複数のワード線レベル制御回路それぞれが、プリチャージ信号の非活性化レベルのとき対応するワード線選択信号を出力端に伝達するAND型の第1の論理ゲートと、この第1の論理ゲートの出力端のレベルをセット端子に受けてそのレベルを取り込み保持しワードオフ信号をリセット端子に受けてその活性化レベルに対応してリセットされて非選択レベルを保持し、対応するワード線を保持しているレベルに駆動する第1のラッチ回路とを含んで構成され、プリチャージ信号発生

回路が、書込み信号及び読出し信号を入力端に受ける〇 R型の第2の論理ゲートと、複数のワード線それぞれの レベルを入力端に受けるNOR型の第3の論理ゲート と、前記第2の論理ゲートの出力端のレベルをセット端 子に受けてその活性化レベルに応答してセットされ前記 プリチャージ信号を非活性化レベルに保持し前記第3の 論理ゲートの出力端のレベルをリセット端子に受けて全 ワード線の非選択レベル対応のレベルに応答してリセッ トされ前記プリチャージ信号を活性化レベルに保持する 第2のラッチ回路とを含んで構成される。更に、複数の 10 第1及び第2のビット線それぞれに外部からの書込み用 のデータを伝達する複数の書込みパッファ回路を備え、 これら複数の書込みパッファ回路による前記複数の第1 及び第2のピット線への書込み用のデータの伝達が、書 込み信号が活性化レベルでかつプリチャージ信号が非活 性化レベルのときのみできるようにして構成される。

[0016]

【実施例】次に本発明の実施例について図面を参照して 説明する。

【0017】図1は本発明の第1の実施例を示す回路図 20 である。

【0018】この実施例が図4及び図6に示された従来 の半導体記憶装置と相違する点は、複数のワード線WL 1~WLnそれぞれと、これら複数のワード線それぞれ を選択レベル、非選択レベルに駆動するための対応する ワード線選択信号の出力端との間に、それぞれ、プリチ ャージ信号 PC\*の非活性化レベルのときに対応するワ ード線選択信号(WS1~WSn)を出力端に伝達する AND型の第1の論理ゲートG1と、この第1の論理ゲ ートG1の出力端のレベルをセット端子(S)に受けて 30 そのレベルを取込んで保持し、所定のタイミングで所定 の時間活性化レベルとなるワードオフ信号WOFFをリ セット端子(R)に受けてその活性化レベルに応答して リセットされて非選択レベルを保持し、対応するワード 線を保持しているレベルに駆動する第1のラッチ回路し 1とを含んで構成された複数のワード線レベル制御回路 WLC1~WLCnを設け、プリチャージ信号発生回路 2x, 2yに代えて、ワードオフ信号WOFFの非活性 化レベルの期間のうちの所定の期間、互い独立して活性 化レベルとなる書込み信号WE及び読出し信号REを入 40 カ端子に受けるOR型の第2の論理ゲートG2と、複数 のワード線WL1~WLnそれぞれのレベルを入力端に 受けるNOR型の第3の論理ゲートG3と、第2の論理 ゲートG2の出力端のレベルをセット端子(S)に受け てその活性化レベル、すなわち書込み信号WEの活性化 レベル、読出し信号の活性化レベルに応答してセットさ れプリチャージ信号PC\*を非活性化レベルに保持し、 第3の論理ゲートG3の出力端のレベルをリセット端子 (R) に受けて全ワード線の非選択レベル対応のレベル

化レベルに保持する第2のラッチ回路L2とを含んで構成されたプリチャージ信号発生回路2を設けた点にある。

【0019】次にこの実施例の動作について図2に示されたタイミング図を合せて参照して説明する。

【0020】ワードオフ信号WOFFは全ワード線WL1~WLnを強制的に非選択レベルにするための信号であって、このワードオフ信号WOFFが活性化レベルの高レベルに応答してラッチ回路L1はリセットされ低レベルを保持する。このラッチ回路L1の出力端は対応するワード線(例えばWL1)と接続されており、従ってそのワード線(WL1)は低レベルの非選択レベルとなる

【0021】論理ゲートG3は全ワード線WL1~WLnが非選択レベル(低レベル)となったとき高レベルの信号を出力してラッチ回路L2を低レベルにリセットし、ラッチ回路L2はその低レベルを保持する。このラッチ回路L2の出力がプリチャージ信号PC\*となっているので、プリチャージ信号PC\*は低レベルの活性化レベルに保持されてプリチャージ回路1のトランジスタQ3,Q4を駆動し、ピット線BL11,BL12は電源電位Vddレベルにプリチャージされる。

【0022】プリチャージの解除は、書込み信号WE, 読出し信号REの活性化に応答して行なわれる。書込み 信号WE及び読出し信号REはOR型の論理ゲートG2 に入力されるので、書込み信号WE, 読出し信号REの うちの一方が活性化レベル(高レベル)になると論理ゲートG2の出力は高レベルとなりラッチ回路L2を高レ ベルにセットする。従ってプリチャージ信号PC\*は高 レベルの非活性化レベルに保持され、プリチャージが終 了(解除)される。

【0023】このプリチャージ信号PC\*の高レベルに 応答してワード線選択信号WS1~WSnが対応する論理ゲートG1を通過して対応するラッチ回路L1のセット端子(S)に入力される。このとき、ワード線選択信号WS1~WSnのうちの選択レベル(高レベル)のワード線選択信号(例えばWS2)により対応するラッチ回路L1が高レベル(選択レベル)にセットされてこれを保持し、同時にラッチ回路1の出力信号を受けるワード線(WL2)が選択レベルとなる。

【0024】そして、この選択レベルのワード線(WL 2)と接続するメモリ(MC2)が選択状態となってこのメモリセル(MC2)の記憶データがピット線BL1 1、BL12に読出され、またピット線BL11、BL 12に伝達された書込み用のデータがメモリセル(MC 2)に書込まれ記憶される。

り、全ワード線WL1~WLnの非選択レベルに応答してラッチ回路L2がリセットされてその出力、すなわちプリチャージ信号PC\*が低レベルの活性化レベルとなり、ビット線BL11,BL12のプリチャージが開始される。以後、前述の動作がくり返えされる。

【0026】この実施例では、ピット線BL11, BL 12のプリチャージ開始時、メモリセル(MC1~MC n) の選択状態、非選択状態を制御するワード線WL1 ~WLnのレベルを直接論理ゲートG3で検出し、これ らワード線WL1~WLn全てが非選択レベルとなって 10 論理ゲートG3の出力が高レベルとなったときにラッチ 回路L2をリセットしてプリチャージ信号PC\*を活性 化レベルとしているので、プリチャージ信号PC\*が活 性化レベルになるタイミングでは全メモリセル (MC1 ~MCn) は既に確実に非選択状態となっており、ま た、プリチャージ解除移行時には、プリチャージ信号P C\*が非活性化レベルの高レベルとなることにより論理 ゲートG1のゲートが開いてワード線選択信号WS1~ WSnを対応するラッチ回路L1のセット端子(S)に 供給し、これらワード線選択信号WS1~WSnのうち の選択レベルのワード線選択信号と対応するラッチ回路 L1をセットしてその出力端の信号により対応するワー ド線を選択レベルとするので、このワード線が選択レベ ルになるタイミングでは、プリチャージ信号 PC\*の非 活性化レベルによってビット線BL11、BL12のプ リチャージは既に確実に解除されており、従って、メモ リセル(MC1~MCn)の記憶内容がピット線BL1 1, BL12のプリチャージ動作によって破壊されるよ うなことは発生しない。

【0027】また、全ワード線が非選択レベルになって 30 からプリチャージ信号PC\*が活性化レベルとなる期間、及びプリチャージ信号PC\*が非活性化レベルになってから所定のワード線を選択レベルとするまでの期間は、必要最小限の回路素子で制御しており、かつワード線の非選択レベルの直接検出によるプリチャージ信号PC\*の活性化レベル制御、プリチャージ信号PC\*の非活性化レベルによるワード線の選択レベルの直接制御となっているので、従来例のような動作タイミングの余裕は設定する必要がなく、従って高速動作が得られる。

【0028】なお、ワードオフ信号WOFFの1つの活 40 性化レベルから次の活性化レベルの期間、すなわち1つのアクセスサイクルの期間は、メモリセル選択時のアクセスに必要な期間(アクセス期間)と、ビット線BL11, BL12のプリチャージ必要な期間(プリチャージ期間)と、これら期間の間のつなぎとなる前述のプリチャージの開始期間及び解除移行期間とにより設定される。

【0029】図3は本発明の第2の実施例の主要部分を示す回路図である。

【0030】半導体記憶装置には通常、外部からの書込 50

み用のデータをビット線BL11, BL12に伝達する 書込みパッファ回路が設けられているが、この実施例で は、書込みパッファ回路3による書込み用のデータDI 11, DI12のピット線BL11, BL12への伝達 が、書込み信号WEが活性化レベル(高レベル)でかつ プリチャージ信号 PC\*が非活性化レベル(高レベル) のときのみ行えるようにしたものである。すなわち、こ の書込みパッファ回路3は、書込み信号WE及びプリチ ャージ信号PC\*を入力するAND型の論理ゲートG4 と、この論理ゲートG4の出力信号が活性化レベルのと き書込み用のデータDI11、DI12をビット線BL 11, BL12に対応して伝達し、非活性化レベルのと きには出力端とビット線BL11,BL12との間を高 インピーダンスとして書込み用のデータDI11, DI 12のピット線BL11、BL12への伝達を禁止する 3ステート型のパッファ増幅器BA1, BA2とを備え て構成される。

8

【0031】このような構成とすることにより、プリチャージ期間における、パッファ増幅器BA1, BA2の 出力信号によるビット線BL11, BL12のプリチャージレベルの乱れを防止することができる。

【0032】なお、これら実施例における、図1,図2に示されたプリチャージ回路1及び図1に示されたメモリセル ( $MC1\sim MCn$ )の回路等は1つの具体例であり、これら回路に限定されるものではない。

[0033]

【発明の効果】以上説明したように本発明は、プリチャ ージ信号の非活性化レベルに応答してゲートを開きワー ド線選択信号を第1のラッチ回路のセット端子に伝達 し、このワード線選択信号の選択レベルに応答して第1 のラッチ回路をセットして対応するワード線を選択レベ ルとし、ワードオフ信号の活性化レベルに応答して第1 のラッチ回路をリセットして全ワード線を非選択レベル とし、この全ワード線非選択レベルを検出して第2のラ ッチ回路をリセットしてプリチャージ信号を活性化レベ ルとし、書込み信号及び読出し信号のうちの一方の活性 化レベルに応答して第2のラッチ回路をセットしてプリ チャージ信号を非活性化レベルとする構成とすることに より、プリチャージ開始時にプリチャージ信号が活性化 レベルに移行するときには全メモリセルは確実に非選択 状態となっており、プリチャージ解除移行期間にはプリ チャージが解除されてから所定のメモリセルが選択状態 に移行するので、ピット線のプリチャージ動作によりメ モリセルの記憶内容の破壊を確実に防止することがで き、かつ、1つのアクセスサイクスのうちのメモリセル 選択時のアクセス期間とピット線プリチャージ期間との 間のつなぎとなるプリチャージ開始期間及びプリチャー ジ解除移行期間を必要最短時間に抑えることができるの で、動作の高速化をはかることができる効果がある。

【図面の簡単な説明】

【図1】本発明の第1の実施例を示す回路図である。

【図2】図1に示された実施例の動作を説明するための 各部信号のタイミング図である。

【図3】本発明の第2の実施例の主要部分を示す回路図 である。

【図4】従来の半導体記憶装置の第1の例を示すプロック図及びその一部の具体的な回路例を示す回路図である。

【図5】図4に示された半導体記憶装置の動作及び課題 を説明するための各部信号のタイミング図である。

【図6】従来の半導体記憶装置の第2の例を示すプロック図である。

【図7】図6に示された半導体記憶装置の動作及び課題

を説明するための各部信号のタイミング図である。 【符号の説明】

10

1 プリチャージ回路

2,2x,2y プリチャージ信号発生回路

3 書込みパッファ回路

4 負荷回路

21 アドレス変化検知回路

BA1, BA2 パッファ増幅器

BL11, BL12 ピット線


10 G1~G4, G11 論理ゲート

L1, L2 ラッチ回路

MC1~MCn メモリセル


WL1~WLn ワード線

【図1】




. / / / 121/0


【図5】




#### 【図2】




[図3]










Xモリセル

【図6】



【図7】

